ai-nanostack-cfet-transistor-wafer-bonding

IBM NanoStack: 0,7-nm-Prozess mit gestapeltem CFET und NanoStack-Ansatz

ALBANY / LONDON (IT BOLTWISE) – IBM kĂĽndigt mit „NanoStack“ einen gestapelten CFET-Ansatz an und liefert als Kerngröße 666,6 Millionen Transistoren pro mm² im Vergleich zu seiner 2-nm-Technik. Das Konzept zielt darauf, ĂĽber eine gestaffelte sequenzielle CFET-Geometrie die effektive Gate-Breite zu erhöhen und gleichzeitig SRAM effizienter zu skalieren. FĂĽr die praktische Umsetzung spielt der Ăśbergang […]

763 Leser gerade online auf IT BOLTWISE


KI-Jobs