IBM im Aufwind: JPMorgan-Upgrade, 0,7-nm-Chip und Quanten-Wette
LONDON (IT BOLTWISE) – IBM sieht nach einem starken Wochenverlauf nicht nur besser aus als der Markt, sondern erzählt gleich mehrere strategische Geschichten: ein JPMorgan-Upgrade mit Fokus auf Software-Margen, ein 0,7-nm-Chip als Technologiebeweis und eine Milliardenwette auf fehlertolerante Quantencomputing-Systeme. IBM hat die vergangene Handelswoche so genutzt, wie es fĂĽr Anleger selten passiert: Zwei Nachrichten trafen […]
IBM NanoStack: 0,7-nm-Prozess mit gestapeltem CFET und NanoStack-Ansatz
ALBANY / LONDON (IT BOLTWISE) – IBM kĂĽndigt mit „NanoStack“ einen gestapelten CFET-Ansatz an und liefert als Kerngröße 666,6 Millionen Transistoren pro mm² im Vergleich zu seiner 2-nm-Technik. Das Konzept zielt darauf, ĂĽber eine gestaffelte sequenzielle CFET-Geometrie die effektive Gate-Breite zu erhöhen und gleichzeitig SRAM effizienter zu skalieren. FĂĽr die praktische Umsetzung spielt der Ăśbergang […]
IBM stellt Nanostack vor: 0,7-nm-„Sub-1“-Chiptechnologie in Reichweite
YORKTOWN HEIGHTS / LONDON (IT BOLTWISE) – IBM zeigt mit der „nanostack“ genannten 3D-Transistorarchitektur einen neuen Weg zu Chips im 0,7-nm-Bereich. Laut den angekĂĽndigten Resultaten soll die Technologie gegenĂĽber IBMs 2-nm-Knoten bis zu 50% mehr Leistung oder 70% bessere Energieeffizienz ermöglichen. Gleichzeitig deuten Experimente und VLSI-2026-Daten darauf hin, dass auch SRAM-Arrays profitieren können. Damit rĂĽckt […]
IBMs 0,7-nm-Nanostack setzt auf 3D-Transistoren: Chip- und Cyber-Impulse fĂĽr Anleger
YORKTOWN HEIGHTS / LONDON (IT BOLTWISE) – IBM stellt eine Chip-Technologie mit 0,7 Nanometern Strukturgröße vor und setzt dabei auf eine 3D-“Nanostack”-Architektur. Das Unternehmen verspricht kĂĽnftig bis zu 50% mehr Leistung oder 70% höhere Energieeffizienz gegenĂĽber der vorherigen Generation. Gleichzeitig treiben neue Kooperationen im Bereich Cybersicherheit die Umsetzung von virtuellem Patching auf Basis von Open-Source-Projekten […]
#Sophos
#AmazonPrime
#Bestseller
