Cadence Verisium: KI-gestĂĽtzte Verifikation beschleunigt Debug im Chipdesign
SAN FRANCISCO / LONDON (IT BOLTWISE) – Cadence stellt mit Verisium eine KI-gestĂĽtzte Plattform vor, die Verifikationsdaten aus Simulation, Emulation und formaler Verifikation zusammenfĂĽhrt. Statt einzelne Regressionen manuell durchzuscannen, korreliert die Lösung Fehlerpfade, bildet Cluster und priorisiert verdächtige Tests. Im Kern zielt Verisium darauf, Debug-Zeit in SoC-Projekten zu verkĂĽrzen, ohne die fachliche Steuerung der Ingenieurinnen […]


#Sophos