AMD EPYC „Venice“: 256 Kerne, DDR5, PCIe Gen6 und KI-HPC-Fokus
SANTA CLARA / LONDON (IT BOLTWISE) – AMD stellt mit der EPYC-9006-Serie „Venice“ eine neue Server-Generation vor, die konsequent auf KI und Hochleistungsrechnen zielt. Die Plattform setzt auf bis zu 256 Kerne, 512 Threads sowie ein 2-Nanometer-Fertigungsverfahren bei TSMC. Dazu kommen speicher- und interconnect-seitig deutliche Upgrades, etwa DDR5-8000, MRDIMM, PCIe Gen6 und CXL 3.1. Entscheidend […]
AMD Epyc 9006 mit Zen 6: 256 Kerne, 16 RAM-Channel und PCIe 6.0
LONDON (IT BOLTWISE) – AMD stellt mit Epyc 9006 neue Server-Prozessoren auf Basis der Zen-6-Architektur vor und zielt damit klar auf High-Density-Rechenzentren, AI/HPC und Cloud-Workloads. Die Plattform kombiniert bis zu 256 Kerne, 16 Speicherkanäle und PCIe 6.0 mit 64 GT/s pro Lane. Besonders auffällig ist die Weiterentwicklung des Sockels SP7 samt höherer Pin-Zahl sowie der […]
Intel Xeon 6+: 288 Kerne, DDR5-8000 und 55% bessere Energieeffizienz
LONDON (IT BOLTWISE) – Intel rĂĽstet seine Xeon-6-Plattform mit höheren DDR5-Transferraten auf und verspricht dadurch spĂĽrbar weniger Speicherlatenz. FĂĽr Kunden steht bereits im Spätsommer 2026 ein BIOS-Update bereit, das DDR5-RDIMMs auf 8000 MT/s bringt. Die neue Xeon-6+-Baureihe zielt zugleich auf mehr Leistung und deutlich bessere Energieeffizienz. Im Hintergrund bleibt aber die praktische Frage, wie schnell […]
Marvell: Insider-Verkäufe bei starkem Kursrutsch – Analysten bleiben uneins
LONDON (IT BOLTWISE) – Ein Insider-Verkauf bei Marvell löst neue Fragen zur aktuellen Bewertung aus, während die Aktie binnen 30 Tagen deutlich nachgibt. Analysten bleiben in ihren Einschätzungen auseinander: Die einen sehen Risiken bei der Margenstabilität, die anderen verweisen auf CXL und Wachstumschancen im Rechenzentrum. Gleichzeitig signalisiert der Optionsmarkt eine auĂźergewöhnlich hohe Schwankungsbreite. Entscheidend werden […]
Speicherchip-Krise: Wie Meta mit Vistara DDR4 per CXL 2.0 nach DDR5 bringt
LONDON (IT BOLTWISE) – Die Speicherchip-Krise trifft Rechenzentren härter als viele Budgets erwarten lassen: Vor allem DDR5 und HBM sind teuer und knapp geworden. Meta reagiert laut Berichten mit einem selbst entwickelten Interconnect-Chip namens Vistara, der DDR4-DIMMs in neuere DDR5-Server-Setups einbindet. DafĂĽr nutzt der Ansatz CXL 2.0 und PCIe 5.0 und basiert auf einem Prototyp, […]
Meta Vistara: Chip macht DDR4 wieder nutzbar in DDR5-Servern
BERLIN / LONDON (IT BOLTWISE) – Meta stellt auf der ISCA 2026 einen ASIC namens „Vistara“ vor, der DDR4-Speicher ĂĽber CXL 2.0 an moderne DDR5-Serverplattformen anschlieĂźt. Damit will der Konzern „MemServer“-Setups effizienter machen und den Bedarf an KI-Inferenz-Hardware reduzieren. Die Idee zielt auf ein praktisches Problem: Speicher ĂĽberlebt häufig mehrere Server-Generationen, während Upgrades meist komplett […]
Meta nutzt Vistara-Chip: DDR4 im Rechenzentrum weiter verwenden
LONDON (IT BOLTWISE) – Meta treibt im Rechenzentrum ein ungewöhnliches Recycling voran: Ein eigener ASIC namens Vistara macht DDR4-Module aus ausgemusterten Servern wieder nutzbar, obwohl viele Systeme eigentlich DDR5 benötigen. Der Ansatz koppelt den Speicher ĂĽber CXL 2.0 und PCIe Gen5 x16 an neue Server-Setups und reduziert damit laut Meta sowohl den Bedarf an Servern […]
AMD integriert Speicher direkt ins Chipgehäuse: Ver-sal MoP mit 288 GB/s
AUSTIN / LONDON (IT BOLTWISE) – AMD stellt mit der neuen Versal-Premium-Gen-2-Reihe „Memory on Package“ eine adaptive SoC-Plattform vor, die LPDDR5X direkt ins Chipgehäuse bringt. Damit will der Hersteller Leiterplattenfläche sparen und zugleich eine Speicheranbindung mit bis zu 9.000 Mb/s bereitstellen, was rechnerisch 288 GB/s Bandbreite ergibt. Besonders adressiert werden industrielle und militärische Umgebungen, in […]
Europa baut 800-AI-Exaflops-Infrastruktur: Linux deutet auf „Blackwell-Next“ hin
JĂśLICH / LONDON (IT BOLTWISE) – Europa plant den Ausbau auf 800 AI-Exaflops ĂĽber 35 KI-Supercomputer, die Forschenden in vielen Ländern zugutekommen sollen. Parallel liefern Linux-Kernel- und Treiber-Ă„nderungen Hinweise auf eine kommende NVIDIA-Datacenter-Plattform („Blackwell-Next“) und speziell auf die CXL-Integration. FĂĽr Unternehmen und Forschungseinrichtungen verschiebt das die Prioritäten: Rechenzeit, Beschleuniger-Topologien und Workload-Optimierung rĂĽcken in den Mittelpunkt. […]
Linux 7.2 bereitet CXL-Prüfung für „Blackwell-Next“-GPUs vor
LONDON (IT BOLTWISE) – In einem Linux-7.2-Kernelpatch taucht „Blackwell-Next“ als Hardware-Name im Umfeld des NVGrace-GPU VFIO-Treibers auf. Die Ă„nderung ergänzt eine CXL-DVSEC-basierte Readiness-PrĂĽfung, sodass der Treiber nach Probe oder Reset genauer erkennt, wann GPU-Speicher bereit ist. FĂĽr Rechenzentren und Virtualisierungslayer ist das relevant, weil solche Checks die Stabilität von Device-Passthrough und Live-Workloads beeinflussen können. Gleichzeitig […]
Intel Xeon 6+ mit 288 Kernen: Neue KI-Server, GPU und CXL-2.0
TAIPEI / LONDON (IT BOLTWISE) – Intel stellt auf der Computex die Xeon-6+-Serie mit bis zu 288 Kernen vor und kombiniert sie mit einer neuen KI-GPU fĂĽr Inferenz. Damit rĂĽckt der Chiphersteller stärker in Richtung Rack-Scale-Designs und standardisierte Energie- und Telemetrie-Mechanismen fĂĽr Rechenzentren. Gleichzeitig werden durch die neuen Systeme auch Compliance-Aufgaben relevanter, etwa im Kontext […]
Xcena sichert 135 Millionen US-Dollar fĂĽr KI-Memory-Chip MX1 per CXL
SEOUL / LONDON (IT BOLTWISE) – Der sĂĽdkoreanische KI-Memory-Chip-Spezialist Xcena hat 135 Millionen US-Dollar im Series-B-Umfeld eingesammelt und treibt damit seine MX1-Technologie in Richtung breiter Rechenzentrums-Integration. Der Chip hängt ĂĽber CXL an die CPU und soll Daten bereits nahe am Speicher verarbeiten, um Engpässe im Speicherzugriff zu reduzieren. Mit der Finanzierung will das Startup Kunden-Deployments […]
XCENA sammelt 135 Millionen: Speicher-nahes KI-Compute ĂĽber CXL
SEOUL / LONDON (IT BOLTWISE) – XCENA hat 135 Millionen US-Dollar fĂĽr einen speicher-nahen KI-Chip eingeworben, der die Latenz zwischen CPU, GPU und DRAM reduzieren soll. Das Startup argumentiert, dass der Flaschenhals bei KI-Inferenz zunehmend nicht Rechenleistung, sondern die Speicherskalierung ist. Der MX1-Chip verbindet sich ĂĽber CXL mit dem Host und verarbeitet Vor- und Kontextaufgaben […]
Astera Labs: Scorpio X-Series Switch debĂĽtiert auf Computex 2026
TAIPEH / LONDON (IT BOLTWISE) – Astera Labs nutzt die Computex 2026, um mit dem Scorpio X-Series 320 Lane Smart Fabric Switch eine neue Generation fĂĽr KI-Cluster im Rack-MaĂźstab vorzufĂĽhren. Im Mittelpunkt stehen ultra-niedrige Latenzen ĂĽber optische Linearverbindungen sowie Performance-Tests bis zu PCIe 6. Ergänzend zeigt das Unternehmen mit COSMOS eine Software-Suite fĂĽr rackweite Ăśberwachung […]
Micron plant FamFS-Dateisystem fĂĽr 2026
TOKIO / LONDON (IT BOLTWISE) – Micron arbeitet an einem speziellen Dateisystem namens FamFS, das fĂĽr die Anforderungen von fabric-attached memory (FAM) entwickelt wird. Ziel ist es, dieses Dateisystem bis 2026 in den Linux-Kernel zu integrieren. Die Entwicklung konzentriert sich auf CXL-Server und verspricht bedeutende Fortschritte in der Speichertechnologie. Micron, ein fĂĽhrendes Unternehmen in der […]
#Sophos
#AmazonPrime
#Bestseller
