AMD warnt vor neuen Transient Scheduler Angriffen auf CPUs

LONDON (IT BOLTWISE) – AMD hat eine Warnung vor einer neuen Klasse von Sicherheitslücken herausgegeben, die eine breite Palette ihrer Prozessoren betreffen. Diese Schwachstellen, bekannt als Transient Scheduler Angriffe (TSA), könnten zu einer ungewollten Offenlegung von Informationen führen.

AMD, ein führender Hersteller von Halbleitern, hat kürzlich eine Warnung bezüglich neuer Sicherheitslücken in einer Vielzahl seiner Prozessoren veröffentlicht. Diese Schwachstellen, bekannt als Transient Scheduler Angriffe (TSA), nutzen spekulative Seitenkanäle aus, die durch die Ausführungszeiten von Instruktionen unter bestimmten mikroarchitektonischen Bedingungen entstehen. Laut AMD könnten Angreifer in der Lage sein, durch diese Timing-Informationen Daten aus anderen Kontexten abzuleiten, was zu einer Informationsoffenlegung führen könnte.

Die Entdeckung dieser Schwachstellen erfolgte im Rahmen einer Studie, die von Forschern von Microsoft und der ETH Zürich durchgeführt wurde. Diese Studie untersuchte moderne CPUs auf spekulative Ausführungsangriffe wie Meltdown und Foreshadow, indem sie die Isolation zwischen Sicherheitsdomänen wie virtuellen Maschinen, dem Kernel und Prozessen testete. Nach einer verantwortungsvollen Offenlegung im Juni 2024 wurden die Schwachstellen mit den folgenden CVE-Identifikatoren versehen: CVE-2024-36350, CVE-2024-36357, CVE-2024-36348 und CVE-2024-36349.

AMD beschreibt TSA als eine neue Klasse von spekulativen Seitenkanälen, die ihre CPUs betreffen. Das Unternehmen hat Mikrocode-Updates für die betroffenen Prozessoren veröffentlicht, darunter die 3. und 4. Generation der AMD EPYC Prozessoren, AMD Instinct MI300A, sowie verschiedene Serien der AMD Ryzen Prozessoren. Diese Updates sollen die Sicherheitslücken schließen und die betroffenen Systeme schützen.

Ein bemerkenswerter Aspekt der TSA ist das Phänomen der “falschen Fertigstellung” von Ladeinstruktionen. Dies tritt auf, wenn die CPU-Hardware erwartet, dass Ladeinstruktionen schnell abgeschlossen werden, es jedoch eine Bedingung gibt, die dies verhindert. In solchen Fällen können abhängige Operationen zur Ausführung geplant werden, bevor die falsche Fertigstellung erkannt wird. Obwohl die Daten als ungültig betrachtet werden, da die Ladeoperation nicht tatsächlich abgeschlossen wurde, können sie dennoch die Ausführungszeiten anderer Instruktionen beeinflussen, was von einem Angreifer ausgenutzt werden könnte.

AMD hat zwei Varianten von TSA identifiziert: TSA-L1 und TSA-SQ. TSA-L1 wird durch einen Fehler in der Art und Weise verursacht, wie der L1-Cache Mikro-Tags für Daten-Cache-Abfragen verwendet. TSA-SQ-Schwachstellen entstehen, wenn eine Ladeinstruktion fälschlicherweise Daten aus der CPU-Store-Queue abruft, obwohl die erforderlichen Daten noch nicht verfügbar sind. In beiden Fällen könnte ein Angreifer Daten ableiten, die im L1-Cache vorhanden sind oder von einem älteren Store verwendet werden, selbst wenn sie in einem anderen Kontext ausgeführt wurden.

Um diese Schwachstellen auszunutzen, muss ein Angreifer jedoch bösartigen Zugriff auf eine Maschine erlangen und in der Lage sein, beliebigen Code auszuführen. Diese Angriffe sind nicht über bösartige Websites ausnutzbar. Die Bedingungen, die für die Ausnutzung von TSA erforderlich sind, sind typischerweise vorübergehend, da sowohl die Mikro-Tags als auch die Store-Queue aktualisiert werden, nachdem die CPU die falsche Fertigstellung erkannt hat. Daher muss ein Angreifer in der Lage sein, das Opfer viele Male aufzurufen, um die Bedingungen für die falsche Fertigstellung wiederholt zu erzeugen.

Unseren KI-Morning-Newsletter «Der KI News Espresso» mit den besten KI-News des letzten Tages gratis per eMail - ohne Werbung: Hier kostenlos eintragen!